3915   match(reg);

  3915   match(reg);

  3916   format %{ "ECX" %}

  3916   format %{ "ECX" %}

  3917   interface(REG_INTER);

  3917   interface(REG_INTER);

  3918 %}

  3918 %}

  3919 

  3919 

  3920 operand eSIRegP(eRegP reg) %{

  3927 operand eSIRegP(eRegP reg) %{

  3921   constraint(ALLOC_IN_RC(esi_reg));

  3928   constraint(ALLOC_IN_RC(esi_reg));

  3922   match(reg);

  3929   match(reg);

  3923   format %{ "ESI" %}

  3930   format %{ "ESI" %}

  3924   interface(REG_INTER);

  3931   interface(REG_INTER);

  8975     __ xorl($dst$$Register, $tmp$$Register);

  8982     __ xorl($dst$$Register, $tmp$$Register);

  8976     __ subl($dst$$Register, $tmp$$Register);

  8983     __ subl($dst$$Register, $tmp$$Register);

  8977   %}

  8984   %}

  8978 

  8985 

  8979   ins_pipe(ialu_reg_reg);

  8986   ins_pipe(ialu_reg_reg);

  8981 

  8988 

  8982 //----------Long Instructions------------------------------------------------

  8989 //----------Long Instructions------------------------------------------------

  8983 // Add Long Register with Register

  8990 // Add Long Register with Register

  8984 instruct addL_eReg(eRegL dst, eRegL src, eFlagsReg cr) %{

  8991 instruct addL_eReg(eRegL dst, eRegL src, eFlagsReg cr) %{

  8985   match(Set dst (AddL dst src));

  8992   match(Set dst (AddL dst src));